一、方向概况
该方向依托北京理工大学集成电路与电子学院，以集成电路设计与先进封装为核心，深度交叉融合电子科学与技术、计算机科学与技术、材料科学与工程、机械工程等学科。学院建有“先进封装与异质集成”校级重点平台、“Chiplet互连与系统级封装”研究中心、“高密度互连与热管理”联合实验室、“车规级封装可靠性”测试平台等科研载体。集成电路设计与先进封装紧密对接“后摩尔时代系统集成”“Chiplet生态构建”“2.5D/3D封装国产化”“光电共封装（CPO）”“AI大模型算力芯片封装”“高带宽存储（HBM）封装”“射频系统级封装（SiP）”“车规级功率模块封装”等国家重大战略需求，强调“架构设计—互连建模—封装工艺—热/电/力协同仿真—可靠性验证”全链条贯通的工程化培养路径。
研究方向涵盖：Chiplet架构与互连技术（UCIe/D2D协议、高速SerDes、光互连、芯粒划分与重组、异构计算架构）、2.5D/3D先进封装（CoWoS/InFO类中介层封装、TSV/RDL/微凸点工艺、晶圆级扇出封装、硅通孔应力与良率优化）、光电共封装CPO（光引擎与ASIC协同设计、光波导耦合、热光协同管理、800G/1.6T光模块封装）、高带宽存储封装（HBM堆叠对齐、TSV电迁移、散热解决方案、内存控制器接口）、射频系统级封装SiP（多芯片集成、电磁屏蔽、天线-in-package、滤波器/PA/LNA协同布局）、功率模块封装（双面散热、铜柱/烧结银互连、高温焊料、车规级AEC-Q104认证）、封装热/电/力协同仿真与可靠性（热阻网络建模、信号完整性/电源完整性分析、翘曲与应力仿真、温度循环/湿热/机械冲击测试、失效机理与寿命预测）。
汇聚王涌天教授（嵌入式系统与Chiplet架构、国家级领军人才）、张军教授（射频SiP与封装电磁兼容）、赵维谦教授（先进封装工艺与微纳互连）、李晓明教授（功率模块封装与车规可靠性）、陈杰教授（光电共封装与硅光集成）、刘伟教授（HBM封装与存储接口）、孙厚军教授（毫米波/太赫兹封装天线）等骨干导师。实验室承担国家重点研发计划“先进封装与异质集成”“工业软件”重点专项、工信部“产业基础再造”专项、国家自然科学基金重点项目、军委装备发展部射频/光电封装预研等重大任务。成果服务于国产AI算力芯片2.5D封装量产、6G射频SiP模块研制、CPO光模块原型验证、车规SiC功率模块封装突破、HBM国产化封装工艺开发等国家重大需求，获国家技术发明二等奖、中国电子学会科学技术奖一等奖、国防科技进步特等奖等多项荣誉。推免拟招三十至四十人，要求绩点前百分之八至十，核心课程涵盖集成电路设计、VLSI系统导论、半导体物理、微电子器件、封装材料与工艺、热传导与散热、信号完整性/电源完整性、电磁场与电磁波、计算机体系结构、硬件描述语言等；英语六级四百六十分以上。
二、知点保研核心优势
近十年深耕本方向辅导，精准把握“架构设计—互连建模—封装工艺—热/电/力协同仿真—可靠性验证”全链条先进封装工程逻辑；深谙从单片SoC向Chiplet异构集成跃迁、从引线键合向TSV/RDL/微凸点高密度互连演进、从电互连向光电共封装拓展、从消费级封装向车规/军标/算力级高可靠封装转化的范式转变。一对一匹配各子方向导师；提供EDA封装设计工具链（Cadence Sigrity/Allegro、Ansys HFSS/Icepak、Mentor Xpedition、华大九天/概伦电子封装模块）、TCAD/应力仿真（Sentaurus/COMSOL）、热测试设备（T3Ster/TIM测试仪）、探针台与矢量网络分析仪、X-ray/CT/SAM无损检测、切片与金相分析、温度循环/湿热/振动/冲击可靠性测试平台、洁净室与封装实训线等设备与软件环境。对接中科院微电子研究所、上海微系统所、之江实验室、紫金山实验室，以及长电科技、通富微电、华天科技、甬矽科技、华为海思、寒武纪、地平线、长江存储、长鑫存储、比亚迪半导体、三安光电、中芯国际等顶尖院所与企业课题跟研；提供《IEEE TCPMT》《IEEE EDL》《Microelectronics Reliability》《Journal of Electronic Packaging》《半导体学报》《电子学报》等期刊投稿指导及全国大学生集成电路创新创业大赛、中国研究生电子设计竞赛、“挑战杯”等赛事闭环服务。
三、辅导体系
绩点提升 ：强化集成电路设计、VLSI系统导论、封装材料与工艺、热传导与散热、信号完整性/电源完整性、电磁场与电磁波、计算机体系结构等核心课程；掌握Chiplet架构建模、TSV/RDL版图设计、热/电/力协同仿真、封装可靠性测试全流程实操技能。
论文辅导 ：引导选择Chiplet UCIe协议物理层优化、2.5D封装中介层应力与良率提升、CPO光耦合效率与热管理协同、HBM TSV电迁移抑制机制、射频SiP电磁屏蔽与天线协同设计、车规功率模块双面散热与寿命预测等兼具学术前沿与产业需求的议题。
面试突破 ：针对“Chiplet划分原则与互连带宽瓶颈”“TSV填充缺陷与电迁移失效机理”“CPO光引擎与ASIC热串扰解决方案”“HBM堆叠对齐精度控制”“射频SiP电磁兼容设计要点”“个人系统设计能力、仿真经验与实验室匹配度”等高频追问开展专项模拟。
四、结语
集成电路设计与先进封装以“芯粒为基、互连为脉、封装为体、系统为用、热电力协同、自主为根、赋能算力与感知”为使命，在后摩尔系统集成、Chiplet生态、CPO、HBM、车规封装等国家重大需求中彰显核心价值。知点保研愿助力有志学子稳步前行。咨询报名可致电4000003363，或添加微信13671344286获取个性化评估与规划建议。
